上拉電阻就是讓它在沒有輸出的情況下，保持高電位，并且不出現(xiàn)漂移現(xiàn)象。在有輸出的情況下，由于上拉電阻相對輸入電路來說，阻值很大，這樣在電阻兩端形成穩(wěn)定電壓后，就會有輸出。這是根據(jù)電路需要設(shè)計的，主要目的是為了防止干擾，增加電路的穩(wěn)定性。
  對于正邏輯的PLC（即24V的負(fù)極接PLC輸入側(cè)的COM）用集電極開路NPN輸出型的編碼器，只加上拉電阻是不行的，原因為：編碼器輸出為1時（即編碼器內(nèi)的晶體管截止），雖然能提供+24V電源電壓給PLC的輸入端，但集電極的負(fù)載電阻（R1）串在其中，使PLC輸入點的電壓變?。浩漭斎腚妷?UI0.0 = 24×Rf/(R1+Rf), 即輸入給I0.0的脈沖的電壓幅度低于24V,不能使PLC內(nèi)部計數(shù)器可靠計數(shù)。最好采用下右圖電路：用一PNP晶體管G3，其發(fā)射極接+24V，集電極接I0.0輸入端，基極串接一只10K 電阻接編碼器的輸出端。這樣連接PLC就可正常工作。 
  上拉電阻就是把不確定的信號通過一個電阻鉗位在高電平，此電阻還起到限流的作用。同理，下拉電阻是把不確定的信號鉗位在低電平。上拉電阻是指器件的輸入電流，而下拉指的是輸出電流。
上拉電阻： 
1、當(dāng)TTL電路驅(qū)動COMS電路時，如果TTL電路輸出的高電平低于COMS電路的最低高電平（一般為3.5V），這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。 
2、OC門電路必須加上拉電阻，才能使用。
3、為加大輸出引腳的驅(qū)動能力，有的單片機(jī)管腳上也常使用上拉電阻。 
4、在COMS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產(chǎn)生降低輸入阻抗，提供泄荷通路。
5、芯片的管腳加上拉電阻來提高輸出電平，從而提高芯片輸入信號的噪聲容限增強(qiáng)抗干擾能力。 
6、提高總線的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。 
7、長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。 
上拉電阻阻值的選擇原則包括: 
1、從節(jié)約功耗及芯片的灌電流能力考慮應(yīng)當(dāng)足夠大；電阻大，電流小。 
2、從確保足夠的驅(qū)動電流考慮應(yīng)當(dāng)足夠??；電阻小，電流大。 
3、對于高速電路，過大的上拉電阻可能邊沿變平緩。綜合考慮 
以上三點,通常在1k到10k之間選取。對下拉電阻也有類似道理 
  對上拉電阻和下拉電阻的選擇應(yīng)結(jié)合開關(guān)管特性和下級電路的輸入特性進(jìn)行設(shè)定，主要需要考慮以下幾個因素： 
1、驅(qū)動能力與功耗的平衡。以上拉電阻為例，一般地說，上拉電阻越小，驅(qū)動能力越強(qiáng)，但功耗越大，設(shè)計是應(yīng)注意兩者之間的均衡。 
2、下級電路的驅(qū)動需求。同樣以上拉電阻為例，當(dāng)輸出高電平時，開關(guān)管斷開，上拉電阻應(yīng)適當(dāng)選擇以能夠向下級電路提供足夠的電流。 
3、高低電平的設(shè)定。不同電路的高低電平的門檻電平會有不同，電阻應(yīng)適當(dāng)設(shè)定以確保能輸出正確的電平。以上拉電阻為例，當(dāng)輸出低電平時，開關(guān)管導(dǎo)通，上拉電阻和開關(guān)管導(dǎo)通電阻分壓值應(yīng)確保在零電平門檻之下。 
4、頻率特性。以上拉電阻為例，上拉電阻和開關(guān)管漏源級之間的電容和下級電路之間的輸入電容會形成RC延遲，電阻越大，延遲越大。上拉電阻的設(shè)定應(yīng)考慮電路在這方面的需求。下拉電阻的設(shè)定的原則和上拉電阻是一樣的。